OMAPL138EZWTD4/NFBGA-361/digitale Signalprozessoren u. Kontrolleure - DSP, DSC
Der OMAP-L138 C6000 DSP+ARM Prozessor ist ein Niederleistungsanwendungsprozessor, der auf einem ARM926EJ-S und einem Kern C674x DSP basiert. Dieser Prozessor liefert erheblich niedrigere Energie als andere Mitglieder der TMS320C6000™-Plattform von DSPs.
Das Gerät ermöglicht Erstausrüstungsherstellern (Soems) und Ursprünglichentwurfsherstellern (ODM) schnell zu holen, um Geräte mit robusten Betriebssystemen, reichen Benutzerschnittstellen und hoher Prozessorleistung durch die maximale Flexibilität einer völlig integrierten, Mischprozessorlösung zu vermarkten.
Die Doppel-kernarchitektur des Gerätes liefert Nutzen von DSP und von Technologien des Computers des reduzierten Befehlssets (RISC) und enthält einen leistungsstarken Kern TMS320C674x DSP und einen ARM926EJ-S Kern.
Das ARM926EJ-S ist ein 32-Bit-RISC-Prozessorkern, der die 32-Bit-- oder 16-Bit-Anweisungen und die Prozesse 32-, 16- durchführt, oder 8-Bit-Daten. Der Kern verwendet das Durch Rohre leiten, damit alle Teile des Prozessors und des Gedächtnissystems ununterbrochen funktionieren können.
Der Kern ARM9 hat einen Coprocessor 15 (CP15), Schutzmodul und Daten- und Programmspeicherverwaltungseinheiten (MMUs) mit Tabellennebenpuffern. Der Kern ARM9 hat unterschiedliche Pufferspeicher der Anweisung 16-KB und der Daten 16-KB. Beide Pufferspeicher sind die Weise 4, die mit virtuellem Umbau des virtuellen Index (VIVT) vereinigend ist. Der Kern ARM9 hat auch 8KB von RAM (Vektor-Tabelle) und 64KB von ROM.
Der Kern des Gerätes DSP verwendet eine waagerecht ausgerichtete Pufferspeicher-ansässige Architektur 2. Der Programmpufferspeicher des Niveaus 1 (L1P) ist 32 - direkter aufgezeichneter Pufferspeicher KBs und der waagerecht ausgerichtete 1 Datenpufferspeicher (L1D) ist ein 2weg 32-KB, Satz-vereinigender Pufferspeicher. Der Programmpufferspeicher des Niveaus 2 (L2P) besteht aus einem Raum des Gedächtnisses 256-KB, der zwischen Programm und Datenraum geteilt wird. Gedächtnis L2 kann als aufgezeichnetes Gedächtnis, Pufferspeicher oder Kombinationen der zwei konfiguriert sein. Obgleich das DSP L2 durch das ARM9 und andere Wirte im System zugänglich ist, teilte ein zusätzliches 128KB von RAM Gedächtnis ist verfügbar für andere Wirte, ohne DSP-Leistung zu beeinflussen.
Für Sicherheit-ermöglichte Geräte lässt grundlegendes Secure Boot des TI Benutzer eigenes geistiges Eigentum schützen und verhindert, dass externe Wesen Benutzer-entwickelte Algorithmen ändern. Indem er von einem „Wurzel-vonvertrauen Hardware gestützt abfährt,“ stellt der sichere Stiefelfluß einen bekannten guten Ausgangspunkt für Codedurchführung sicher. Standardmäßig wird der JTAG-Hafen unten zugeschlossen, um Emulation zu verhindern und Angriffe auszuprüfen; jedoch kann der JTAG-Hafen während des sicheren Stiefelprozesses während der Anwendungsentwicklung ermöglicht werden. Die Stiefelmodule werden, beim Sitzen im externen Permanentspeicher, wie Blitz oder EEPROM und werden verschlüsselt, entschlüsselt und beglaubigt, wenn sie während des sicheren Stiefels geladen werden. Verschlüsselung und Dekodierung schützt das IP der Benutzer und lässt sie sicher das System gründen und Gerätoperation mit bekanntem, verlässlichem Code anfangen.
Grundlegendes Secure Boot verwendet entweder SHA-1 oder SHA-256 und AES-128 für Stiefelbildbestätigung. Grundlegendes Secure Boot verwendet auch AES-128 für Stiefelbildverschlüsselung. Der sichere Stiefelfluß setzt einen mehrschichtigen Verschlüsselungsentwurf ein, der nicht nur den Stiefelprozeß schützt, aber bietet auch die Fähigkeit an, Stiefel sicher zu verbessern und Anwendung codieren Software-. Ein gerätespezifischer Ziffernschlüssel mit 128 Bits, bekannt nur zum Gerät und unter Verwendung eines NIST-800-22 zugelassenen Zufallszahlengenerators erzeugt, wird verwendet, um Benutzerverschlüsselungsschlüssel zu schützen. Wenn eine Aktualisierung erforderlich ist, verwendet der Kunde die Verschlüsselungsschlüssel, um ein neues verschlüsseltes Bild zu schaffen. Dann kann das Gerät das Bild durch eine externe Schnittstelle, wie Ethernet erwerben und überschreibt den vorhandenen Code. Für weitere Einzelheiten über die gestützten Sicherheitsmerkmale oder grundlegende Secure Boot DES TI, sehen Sie den Führer des TMS320C674x/OMAP-L1x Prozessor-Sicherheits-Benutzers.
| Produkteigenschaft | Attribut-Wert |
|---|---|
| Texas Instruments | |
| Produkt-Kategorie: | Digitale Signalprozessoren u. Kontrolleure - DSP, DSC |
| DSPs | |
| OMAP-L138 | |
| OMAP | |
| SMD/SMT | |
| NFBGA-361 | |
| ARM926EJ-S, C674x | |
| Kern 2 | |
| 456 MHZ, 456 MHZ | |
| 16 KB, KB 32 | |
| 16 KB, KB 32 | |
| KB 32 | |
| KB 8 | |
| 1,3 V | |
| - 40 C | |
| + 105 C | |
| Behälter | |
| Marke: | Texas Instruments |
| Datenbus-Breite: | 16 gebissen, 32 gebissen |
| Daten ROM Size: | KB 64 |
| Höhe: | 0,94 Millimeter |
| Input-/Outputspannung: | 1,8 V, 3,3 V |
| Anweisungs-Art: | Örtlich festgelegt/Gleitkomma |
| Schnittstellen-Art: | I2C, Ähnlichkeit, SPI, USB |
| Länge: | 13 Millimeter |
| MFLOPS: | 2746 MFLOPS |
| Feuchtigkeit empfindlich: | Ja |
| Zahl von Timern/von Zählern: | Timer 3 |
| Prozessor-Reihe: | OMAP |
| Produkt-Art: | DSP - Digitale Signalprozessoren u. Kontrolleure |
| Fabrik-Satz-Quantität: | 90 |
| Unterkategorie: | Eingebettete Prozessoren u. Kontrolleure |
| Versorgungs-Spannung - maximal: | 1,35 V |
| Versorgungs-Spannung - Minute: | 1,25 V |
| Zeitüberwachungen: | Zeitüberwachung |
| Breite: | 13 Millimeter |
| Stückgewicht: | 0,027845 Unze |
[WHO SIND WIR]
ELEKTRONISCHE TECHNOLOGIE CO. HAOXIN HK BEGRENZTE
Hauptvertreter Distribution von weltberühmten IC-Marken: ALTERA/XILINX/ADI/TI/BROADCOM/LINEAR/CYPRESS/ST/MAXIM/NXP/LATTICE, etc. Wir sind Qualität-orientiertes, dienstleistungsorientiertes Prinzip, schnelle Lieferung, neue ursprüngliche Verpackenstelle, halten Versprechen, den Markt zu gewinnen und die Mehrheit einer Benutzer, um eine bessere Zukunft zu schaffen.
